近日，南京郵電大學(xué)集成電路科學(xué)與工程學(xué)院（產(chǎn)教融合學(xué)院）郭宇鋒、蔡志匡教授團(tuán)隊(duì)與澳門(mén)大學(xué)模擬與混合信號(hào)超大規(guī)模集成電路國(guó)家重點(diǎn)實(shí)驗(yàn)室麥沛然教授團(tuán)隊(duì)合作的時(shí)鐘芯片研究成果——A 16-MHz Crystal Oscillator with 17.5-μs Startup Time under 104-ppm-?F Injection Using Automatic Phase-Error Correction(《一種基于相位差自動(dòng)校正技術(shù)的快速啟動(dòng)16MHz晶體振蕩器》)發(fā)表在集成電路領(lǐng)域國(guó)際頂級(jí)期刊IEEE Journal of Solid-State Circuits（《IEEE固態(tài)電路學(xué)報(bào)》）上。南郵王子軒副教授為該論文的第一作者，蔡志匡教授、麥沛然教授為共同通訊作者。
JSSC于1966年創(chuàng)刊，是集成電路領(lǐng)域公認(rèn)影響力最大、發(fā)表難度最高的國(guó)際頂級(jí)學(xué)術(shù)期刊之一，也是中科院JCR分區(qū)中芯片設(shè)計(jì)領(lǐng)域唯一的一區(qū)期刊。這是我校首次在JSSC上發(fā)表論文，也是江蘇省屬高校的首篇JSSC論文。
近年來(lái)，5G通信和物聯(lián)網(wǎng)系統(tǒng)的廣泛應(yīng)用對(duì)時(shí)鐘芯片的啟動(dòng)速度提出了較高要求。同頻注入雖然是目前學(xué)術(shù)界公認(rèn)的最有效的加速時(shí)鐘啟動(dòng)的技術(shù)方案，但注入頻偏容限過(guò)窄所導(dǎo)致的振蕩器trim成本高、芯片良率低下一直是瓶頸問(wèn)題，并阻礙該技術(shù)落地推廣，始終無(wú)法實(shí)現(xiàn)商用。
針對(duì)以上問(wèn)題，團(tuán)隊(duì)提出一種基于相位誤差自動(dòng)校準(zhǔn)的單邊注入技術(shù)，引入負(fù)反饋對(duì)注入信號(hào)相位實(shí)時(shí)校準(zhǔn)，從根本上克服了注入頻偏對(duì)啟動(dòng)速度的影響。研究團(tuán)隊(duì)基于40納米CMOS工藝完成了芯片的原型開(kāi)發(fā)，實(shí)驗(yàn)結(jié)果表明，在注入頻偏為±1%的范圍內(nèi)，時(shí)鐘啟動(dòng)時(shí)間均小于19μs，突破了注入頻偏的常規(guī)容限（5000ppm）。多樣片（30pcs）測(cè)試結(jié)果顯示，在0.95~1.05V電壓范圍內(nèi)，采用單邊注入技術(shù)的有效樣片數(shù)量比傳統(tǒng)注入技術(shù)高69%。團(tuán)隊(duì)提出的單邊注入技術(shù)顯著提升了電路魯棒性和芯片良率，對(duì)推動(dòng)注入技術(shù)的落地應(yīng)用和快啟動(dòng)時(shí)鐘芯片的商用進(jìn)程具有重要意義。
該項(xiàng)研究同時(shí)得到了國(guó)家重點(diǎn)研發(fā)計(jì)劃和國(guó)家自然科學(xué)基金的資助。
時(shí)鐘芯片顯微照片及能耗解析
時(shí)鐘芯片快啟動(dòng)及高魯棒性測(cè)試結(jié)果
論文鏈接：https://ieeexplore.ieee.org/document/10520270
（撰稿：王子軒 初審：戴修斌、蔡志匡 編輯：王存宏 審核：張豐）